Hogyan lehet megoldani a forgácscsomagolás hőproblémáit
A logikai chipek hőt termelnek, és minél sűrűbb a logika és minél magasabb a feldolgozóelemek kihasználtsága, annál nagyobb a hő. ...
A mérnökök olyan módszereket keresnek, amelyekkel hatékonyan elvezethetik a hőt az összetett modulokból.
Több chip egymás melletti elhelyezése ugyanabban a csomagban enyhítheti a hőproblémákat, de ahogy a vállalatok a teljesítmény növelése és a teljesítmény csökkentése érdekében tovább elmélyülnek a forgácsrakás és a sűrűbb csomagolás terén, új, hővel kapcsolatos problémákkal küzdenek.
A fejlett csomagolási chipek nemcsak a nagy teljesítményű számítástechnika, a mesterséges intelligencia, a teljesítménysűrűség-növekedés stb. igényeit elégítik ki, hanem a fejlett csomagolás hőelvezetési problémái is összetettebbé váltak. Mivel az egyik chipen lévő forró pontok befolyásolják a szomszédos chipek hőeloszlását. A chipek közötti összekapcsolási sebesség is lassabb a modulokban, mint az SoC-okban.
"Mielőtt a világ olyan dolgokba kezdett volna, mint a többmagos, egy olyan chippel volt dolgod, amelynek maximális teljesítménye körülbelül 150 watt/négyzetcentiméter volt, és amely egypontos hőforrás volt" - mondta John Parry, a vállalat elektronikai és félvezetői részlegének vezetője. Siemens Digital Industries szoftver. Mindhárom irányban elvezetheti a hőt, így elég nagy teljesítménysűrűséget érhet el. De amikor van egy chiped, és teszel mellé egy másik chipet, majd egy másik chipet teszel mellé, akkor "Felmelegítik egymást. Ez azt jelenti, hogy nem tudod elviselni ugyanazt a teljesítményszintet minden chiphez, ami miatt a hő sokkal nehezebb kihívás."
Ez az egyik fő oka a 3D-IC halmozás lassú fejlődésének a piacon. Míg a koncepció energiahatékonysági és integrációs szempontból logikus – és jól működik a 3D NAND-ban és a HBM-ben is –, a logika is más történet. A logikai chipek hőt termelnek, és minél sűrűbb a logika és minél magasabb a feldolgozóelemek kihasználtsága, annál nagyobb a hő. Ez ritkítja a logikai halmozást, ami megmagyarázza a 2,5D flip-chip BGA és a fan-out kialakítások népszerűségét
01 Válassza ki a megfelelő csomagot
A chiptervezők számára számos csomagolási lehetőség kínálkozik. De a chip-integráció teljesítménye döntő fontosságú. Az olyan alkatrészek, mint a szilícium, a TSV-k, a rézoszlopok stb., mind eltérő termikus tágulási együtthatóval (TCE) rendelkeznek, ami befolyásolja az összeszerelés hozamát és a hosszú távú megbízhatóságot.
Ha nagyobb gyakorisággal nyit és zár, termikus ciklusproblémákba ütközhet. A nyomtatott áramköri lap, a forrasztógolyók és a szilícium különböző mértékben tágul és zsugorodik. Ezért normális, ha a csomagolás sarkaiban termikus ciklushibákat látunk, ahol a forrasztógolyók megrepedhetnek. Tehát oda lehet tenni egy extra földelő vezetéket vagy egy extra tápegységet.
A jelenleg népszerű flip-chip BGA csomag CPU-val és HBM-mel körülbelül 2500 négyzetmilliméteres területtel rendelkezik. "Azt látjuk, hogy egy nagy chipből négy vagy öt kis chip lesz" - mondta Mike McIntyre, az Onto Innovation szoftvertermék-menedzsment igazgatója. "Tehát több I/O-ra van szüksége ahhoz, hogy ezek a chipek beszélhessenek egymással. Így eloszthatja a hőt.
Végső soron a hűtés olyan probléma, amelyet rendszerszinten lehet kezelni, és ez egy sor kompromisszumot tartalmaz.
Valójában egyes eszközök annyira összetettek, hogy nehéz az alkatrészeket könnyen kicserélni, hogy ezeket az eszközöket egy adott alkalmazási területhez szabhassák. Ez az oka annak, hogy sok fejlett csomagolási terméket használnak nagyon nagy mennyiségű vagy árrugalmas alkatrészekhez, például szerverchipekhez.
02 Haladás a chipmodulok szimulációjában és tesztelésében
Mindazonáltal a mérnökök új módszereket keresnek a csomagok megbízhatóságának hőelemzésére a csomagolt modulok gyártása előtt. Például a Siemens példát mutat be egy kettős ASIC-alapú modulra, amely egy BGA-csomagban lévő többrétegű szerves hordozóra szereli fel a fan-out újraelosztó réteget (RDL). Két modellt használ, az egyiket az RDL-alapú WLP-hez, a másikat pedig a BGA-hoz többrétegű szerves hordozókon. Ezek a csomagmodellek parametrikusak, beleértve a szubsztrátumréteg köteget és a BGA-t az EDA információk bevezetése előtt, és lehetővé teszik a korai anyagértékelést és a szerszámelhelyezés kiválasztását. Ezt követően az EDA adatokat importáltuk, és minden modell esetében az anyagtérképek részletes hőleírást adtak a réz eloszlásáról minden rétegben. A végső hőelvezetési szimuláció (lásd a 2. ábrát) az összes anyagot figyelembe vette, kivéve a fémsapkát, a TIM-et és az alátöltő anyagokat.
A JCET műszaki marketing igazgatója, Eric Ouyang csatlakozott a JCET és a Meta mérnökeihez, hogy összehasonlítsa a monolit chipek, többchipes modulok, 2.5D interposerek és 3D halmozott chipek hőteljesítményét egy ASIC és két SRAM segítségével. Az összehasonlítási folyamat állandó értéken tartja a szerverkörnyezetet, a vákuumkamrás hűtőbordát és a TIM-et. A 2.5D és az MCM jobban teljesít, mint a 3D vagy monolit chipek. Ouyang és munkatársai a JCET-nél olyan ellenállásmátrixot és teljesítményburkológörbét terveztek (lásd a 3. ábrát), amely felhasználható a korai modultervezésben a különböző chipek bemeneti teljesítményszintjének meghatározására és a beállított csomópontok időigényes hőszimulációi előtt. Megbízhatóan kombinálható-e a hőmérséklet. Amint az ábrán látható, a biztonságos zóna kiemeli az egyes chipek teljesítménytartományát, amely megfelel a megbízhatósági szabványoknak.
Ouyang kifejtette, hogy a tervezési folyamat során az áramkör-tervezőknek lehet fogalmuk a modulba helyezett különféle chipek teljesítményszintjéről, de nem tudhatják, hogy ezek a teljesítményszintek a megbízhatósági határokon belül vannak-e. Ez a diagram legfeljebb három chip biztonságos energiaterületét határozza meg egy chiplet modulban. A csapat kifejlesztett egy automatikus teljesítmény kalkulátort több chiphez.
03 Számszerűsítse a hőellenállást
Meg tudjuk érteni, hogyan vezetik át a hőt a szilícium chipen, az áramköri lapon, a ragasztón, a TIM-en vagy a csomagfedélen, és a hőmérséklet-különbség és a teljesítményfüggvény szabványos módszereit alkalmazzuk a hőmérséklet- és ellenállásértékek követésére.
"A hőpályát három kulcsfontosságú értékkel határozzák meg: a hőellenállással az eszköz csatlakozásától a környezetig, a hőellenállással a csatlakozástól a házig [a csomag tetején] és a hőellenállással a csatlakozástól a áramköri lap" - mondta a JCET Ouyang. hőellenállás. Megjegyezte, hogy a JCET ügyfeleinek legalább θja, θjc és θjb szükséges, amelyeket aztán a rendszertervezésben használnak. Előírhatják, hogy egy adott hőellenállás ne haladja meg a meghatározott értéket, és megkövetelhetik, hogy a csomagolás kialakítása biztosítsa ezt a teljesítményt. (Részletekért lásd a JEDEC JESD{1}}, Útmutató a jelentéskészítéshez és a csomaghőmérséklet használatához).
A hőszimuláció a leggazdaságosabb módja az anyagok kiválasztásának és illesztésének feltárásának. A forgács működési állapotában történő szimulálásával általában egy vagy több forró pontot találunk, így a forró pontok alatt rezet adhatunk az alapanyaghoz a hőelvezetés elősegítése érdekében; vagy cserélje ki a csomagolóanyagot és adjon hozzá hűtőbordát. A rendszerintegrátor meghatározhatja, hogy a θja, θjc és θjb hőellenállások nem haladhatnak meg bizonyos értékeket. Normális esetben a szilícium csatlakozási hőmérsékletet 125 fok alatt kell tartani.
A szimuláció befejezése után a csomagológyár kísérlettervezést (DOE) végez, hogy elérje a végső csomagolási megoldást.
04 Válassza a TIM lehetőséget
Egy csomagban a hő több mint 90%-a a csomagon keresztül a chip tetejéről egy hűtőbordába, általában eloxált alumínium alapú függőleges bordákba kerül. A chip és a csomagolás közé egy nagy hővezető képességű termikus interfész anyagot (TIM) helyeznek a hőátvitel elősegítésére. A CPU-khoz készült következő generációs TIM-ek fémlemezötvözeteket, például indiumot és ónt, valamint ezüsttel szinterezett ónt tartalmaznak, 60 W/mK, illetve 50 W/mK vezetőképességgel.
Ahogy a gyártók átállítják az SoC-ket chiplet-eljárásokra, több különböző tulajdonságú és vastagságú TIM-re van szükség.
YoungDo Kweon, az Amkor kutatás-fejlesztési részlegének vezető igazgatója elmondta, hogy a nagy sűrűségű rendszerek esetében a chip és a csomag közötti TIM hőellenállása nagyobb hatással van a csomagolt modul általános hőellenállására. A teljesítménytrendek drámaian növekszenek, különösen a logika terén, ezért a csomópontok hőmérsékletének alacsonyan tartására összpontosítunk, hogy biztosítsuk a félvezető megbízható működését. Bár a TIM beszállítók hőellenállási értékeket biztosítanak anyagaikra, a valóságban a forgácstól a csomagolásig terjedő hőellenállást (θjc) maga az összeszerelési folyamat befolyásolja, beleértve a ragasztás minőségét, valamint a chip és a TIM közötti érintkezési felületet. Megjegyezte, hogy a tényleges összeszerelő szerszámokkal és kötőanyagokkal ellenőrzött környezetben végzett tesztelés kritikus fontosságú a tényleges hőteljesítmény megértéséhez és a legjobb TIM kiválasztásához az ügyfél minősítéséhez.
A hiányosságok különös problémát jelentenek. A Siemens Parry elmondta: "Az anyagok használata a csomagolásban nagy kihívást jelent. Már tudjuk, hogy a ragasztó vagy ragasztó anyagtulajdonságai, valamint az, ahogyan az anyag nedvesíti a felületet, hatással lesz az anyag általános hőellenállására. vagyis az érintkezési ellenállás sok múlik azon, hogy az anyag hogyan áramlik a felületbe anélkül, hogy olyan hibákat hozna létre, amelyek további ellenállást okoznak a hőáramlással szemben.
05 A hőproblémák másként kezelése
A forgácsgyártók keresik a módját a hőelvezetési probléma megoldásának. Randy White, a Keysight Technologies memóriamegoldások programvezetője elmondta: "A csomagolási mód változatlan marad, ha negyedére csökkenti a chip méretét, akkor felgyorsul. A jelek integritásában eltérések lehetnek. A külső csomagkulcsok miatt A kötőhuzal bemegy a chipbe, és minél hosszabb a vezeték, annál nagyobb az induktivitás, tehát ott van az elektromos teljesítmény része ."
Ez jelentős befektetésekhez vezetett az élvonalbeli kötvénykutatásba, látszólag a hibrid kötvényekre összpontosítva. A hibrid kötés azonban drága, és továbbra is a nagy teljesítményű processzor típusú alkalmazásokra korlátozódik, a TSMC jelenleg az egyik egyetlen vállalat, amely ezt a technológiát kínálja. A CMOS chipeken lévő fotonok vagy a szilícium gallium-nitridjének kombinálásának kilátásai azonban ígéretesek.
06 Következtetés
A fejlett csomagolás eredeti ötlete az, hogy úgy fog működni, mint a Lego kockák – a különböző folyamatcsomópontokon kifejlesztett chipek összeállíthatók, és a hőproblémák enyhíthetők. De ennek ára van. A teljesítmény és a teljesítmény szempontjából fontos, hogy a jelnek milyen távolságot kell megtennie, és a mindig bekapcsolt vagy részben nyitott áramkörök befolyásolhatják a hőteljesítményt. Egy chip több részre osztása a hozam és a rugalmasság növelése érdekében nem olyan egyszerű, mint amilyennek látszik. A csomagban lévő összes összeköttetést optimalizálni kell, és a hotspotok többé nem korlátozódnak egyetlen chipre.
A korai modellező eszközökkel ki lehetne zárni a chipek különböző kombinációit, ami nagy lendületet ad az összetett modulok tervezőinek. Ebben az egyre növekvő teljesítménysűrűség korszakában a hőszimuláció és az új TIM-ek bevezetése továbbra is elengedhetetlen marad.
